Lost your password?
Not a member? Register here

专家讨论会:信号完整性和阻抗控制

十一月 24, 2017 | I-Connect007
专家讨论会:信号完整性和阻抗控制

当我们着手收集信号完整性和阻抗控制问题的相关内容时, I-Connect007 编辑团队首先同SiSoft公司的Mike Steinberger、Prototron Circuits 公司的Mark Thompson,以及  Candor Industries公司的Yogen 和Sunny Patel等行业专家举办了一次讨论会。我们已为读者提炼出了有价值的信息。

首先,我们问了各位专家一个非常重要的问题:信号完整性问题中有哪些挑战目前尚未涉及?

Mike Steinberger立刻指出了2大要点:

“大的挑战是高速串行信道纠错码性能分析。我认为纠错码的作用被夸大了,因为纠错码的性能分析是建立在无线信道假设之上的,比如我们认为诸如卫星信道之类会存在加性噪声。这些错误是完全不相关的。事实上,高速串行信道上的错误是由其他因素造成的。我进行了若干仿真,证明了误差与码间串扰更相关。从仿真的角度来看,这是一个非常实际的问题,但研究人员根本没有做过这种分析。我估计纠错码最终不会带来人们所期望的性能提升。

“另一个较小但同样重要的挑战与‘当在接地层中存在禁止布线区域时会出现何种情况’有关。假定有一条穿过接地层的传输线,这条线将到达接地层中某一点,存在一个禁止敷铜区域。当传输线遇到这种不连续路径的情况会发生什么呢?在接地层中存在返回电流,并且这些电流必然会流向某处。这些返回电流不会始终沿着不连续路径流动并在另一侧相遇。事实上,无论是否存在返回过孔,返回电流总是会流向最为邻近的层。因此你无需借助于接地过孔来实现返回电流的迁移,并且当电流从一个参考层(电源/接地层)转移到另一个参考层时,实际上有一个用于计算等效电感的简单公式。这是所有信号完整性工程师应该了解的知识,但基本上很少有人知道,但你可以从闭式方程组中得出等效电感。

“这是我认为亟待解决的两大要点,而我们最好开始考虑的另一件事是:在串行信道的吞吐量方面,我们可能会遇到困难。我准备再找机会讨论这个主题,我们可能快达到极限了。

“在过去的10年里,我们花了很多时间来‘为难’材料制造商,‘看,我们需要特定的介电常数!我们需要具体的损耗角正切!’现在我们又开始‘为难’起铜箔生产商,以求他们达到最低的表面粗糙度。在这一阶段用到的25齿齿轮是加工的关键,任何齿轮端面的粗糙度或表面粗糙度都会成为问题。有意思的是,为了使表面粗糙度降至最低,我们从‘为难’材料制造商,变成了‘为难’铜箔制造商。”

根据Steinberger的描述,Rogers 等人在测量了两种铜(轧制退火铜和电解铜)的传输损耗后,他们发现用于对电解铜进行建模的粗糙度模型是相当适用的,但对于轧制退火铜的损耗,预测结果偏高。他补充道:

“我觉得这非常有吸引力,因为我对导体损耗的建模从未感到过满意。我看到了这些令人困惑的导体粗糙度模型,问他们:‘其中的物理机制在哪里呢?我并没有真正发现它们。’据一种理论上说,‘在电解铜近旁存在损耗很大的介质层,这就是传输损耗出现的原因,而非由铜表面的实际物理形状造成。’或许,人们会开始要求用轧制退火铜来代替电解铜。”

Thompson指出,他们的部分客户已要求采用轧制退火铜,而非电解铜。他还说:“记得当时我们会要求工作人员在面板上做一个11度的偏移来尽量减小位于材料中玻璃节或织纹顶部的结构,或者甚至是尽量减小由不带阻焊膜的沉金差分对所引入的趋肤效应。这不再像过去十年那样普遍。”

Steinberger认为,原因是:“设计人员会以不同的角度结束布线,因此并不具备真正意义上的长直线,或者你应该不会需要那种放置在测试板上用于测试性能影响的长直线。我对织纹效应的整体讨论从不满意。原因是人们所指出的这些织纹效应(尤其是斜交织纹),将有可能在差分对上产生。我们讨论了如何让这样的差分斜交织纹效应下降,但你可以接受一定程度的斜交。只要将这样的斜交维持在最高响应频率的1/8波长内,那么就可以承受性能上的少许损失,并能够实现织纹效应的最小化。”

Sunny Patel此时补充了他的观点:

我们为不同的应用制作电路板,并且可将阻抗控制到接近2%。我们可以对制作过程中各关键部分容差控制更严格所遇到的挑战进行探讨,如介质层厚度和电镀中的蚀刻特性等。

Yogen Patel 补充道,“我们已知大部分制造商在大多数时候会将阻抗控制到接近10%的范围内。为将阻抗控制控制到5%以下,他们会花费大量额外的开支。常规方法和我们所用的方法之间存在三大主要区别。首先,我们的层压机是电阻加热,因此外层铜就成了加热器,这就是为什么我们不必以350 PSI的力来压合,我们采用的是230 PSI,所以整个电路板上的介质分布是非常均匀的。然后我们在整个板子上钻孔,对孔进行清洗,对整块板进行全板电镀铜,这是第二个区别。这使得整个电路板及孔中铜的厚度非常一致。第三个主要区别是我们所采用的正胶,这会使暴露在紫外光下的区域剥离。然后在氯化铜中蚀刻。因此,我们得到了均匀性非常一致的导体,这就是我们可以将阻抗控制到接近2%的原因。”

Sunny 继续补充说,“层压一致性是电路板制造方面的主要问题,我们应确保电路板供应商具备在不同织物和树脂含量下进行测量的良好并且一致的方法。如果PCB制造商采用的是脉冲电镀,那么一致性将就会相当不错,但这通常是大多数铜电镀和铜蚀刻工艺中困难的领域之一。因此,具备更为直接的成像技术和脉冲电镀技术的工程师,或者以我们的方法,会让你拥有更好的阻抗特性。但反过来对于工程师自身而言,他们需要对电路板叠层和他们想得到的最终结果同PCB供应商讨论——通过与电路板设计工程师进行深入交谈,以确保他们所收到的电路板叠层满足他们的需要。这包括两大要点:1.该过程需要得到控制并保持一致;2.必须与设计工程师进行明确的沟通。”

对于与设计工程师的交流沟通,Mark Thompson谈了很多:

“我同意你们对于谈判过程的看法。如果客户在设计好电路板之前就开始和你进行接洽,并且工程师告诉他们,‘我这里有8 层、10层 和12层的电路板,我需要从你这里得到一系列的阻抗,以及针对每个分段带有效介电常数的介质叠层’,此时,存在若干必须弄清楚的问题。我们当中很多人想出了一个阻抗检查清单,并据此提出了各种基础问题,如:材料类型是什么?铜的重量是多少?阻抗将存在于何处?误差容限的阈值是多少(例如100欧姆、120欧姆、75欧姆)?以及与之相关的容差范围是多少(2%、5%、10%等)?在布局还没有完成并且无实图存在的阶段,我们很难从制造的角度来窥探客户的想法,并想象他想要完成的是什么。”

“但如果你面对的一个是对共面波导处理不当的制造商,他们会回来说,‘我们想完成布线,同时又不想看到任何毛刺,因此我们会将发射管裁短3-4千分之一,’作为最终用户,这会对你带来巨大的损害。显然,在共面波导中,发射位置需要正确地驻留在部件边缘,终端用户清楚地知道,裸露的铜确实是你想要看到的。你期望它实际上会与Z轴交汇,并且不想以任何方式将其裁短。”

Thompson 接着分享了一个经验,某个制造商利用一致性非常高的材料,沿着同一个方向线性连接到某个位置,然后突然就发生了所有的阻抗都消失了的情况;经过横截面测量,他们发现各种层压材料的厚度都比先前预测的要厚大约1mil。他们了解到,供应商的生产过程中发生了一个变更

“这对我们来说是个问题,因为他们会从两个不同的供应商采购预浸材料和芯材料。当我们甚至无法预测正在使用的预浸材料的介质层阻抗时,我们又怎么能为客户预测阻抗呢?”

Thompson 提到了几个其他挑战,比如当一个客户进行了设计变更,但修订版本并未规定参考层——“他们无意间将一束差分对分开放置,并且不具备一个合适的参考层。”他还提到了部分内容,如难以控制的长度:小于0.300 mil的长度是很难控制的。”

至于电路板的制作,我们小组对制造上的挑战进行了讨论,包括蚀刻和电镀区域的变化,以及减少3级产品即军用/航空领域中任何信号损耗的技术。根据Thompson的说法,盲孔、埋孔或环氧填充孔都可能需要进行额外的包覆电镀层,但这样可能会影响阻抗。

这时候Steinberger 表达了自己的看法,10-15年前,去除了非功能性焊盘,但如今高密度电路板的形状意味着这样做可能是有风险的。

“我开始更多地考虑焊盘尺寸、背钻精度、以及我无法在过孔上得到足够大的反焊盘以便获得我所期望的阻抗。从我的角度考虑,我想移除所有的焊盘。如果我能在布线层上侥幸让焊盘的直径和钻孔直径相等,那么我将会利用焊盘来连接走线。”

Sunny 也谈了自己的观点:

“技术在总体上还无法达到我们的要求。新型的叠层成型、背面平直工艺、计算、算法都正在努力达到你所说的目标,即去除那些非功能性焊盘及对准至所需要的位置,从而实现完美的加工要求。我们认为这可能对阻抗控制方面有所帮助,尽管还有更多的测试要做。”

Yogen 补充道,“但通过使用正性光刻胶,我们可以连续地制造出无连接盘过孔,因此你无需使用焊盘。另外,你提到了包覆电镀,这也是你不需要采用的。一旦你在过孔和电路板表面采用了适当的电镀工艺,你当然没有必要再加一层包覆层。我们应该重点关注覆盖电镀。”

Steinberger 又提出了一个问题:“有没有关于为超高频信号移除过孔短柱的相关讨论呢?例如,人们是否会采用多层板以将过孔限定在电路板内部,或者设计人员是否驱使你在背钻过孔上实现过孔短柱的最小化呢?提出这样问题的部分原因在于:至少就设计领域而言,我确实具备关于过孔方面的经验。”

对此,Yogen提到他的一个客户,这位客户要求在层上直接使用背钻加工,并留下极小的短柱。Sunny 补充说,他们仍然同时拥有要求采用分层压板钻孔工艺的客户,导致了一个“混合体”。Sunny 认为,就设计方面而言,哪种加工工艺更为流行,并不明朗,但他表示,分层压板钻孔比背钻加工成本更。Thompson 认为采用盲孔、埋孔和/或背钻孔工艺将会带来更大的开支。

Steinberger继续谈论过孔的话题,“人们并未意识到的另外一件事是,即使电路板上具有相对较小的桩线 ,这与作为传输线的桩线的总电容相比,在桩线的末端将会存在十分明显的边缘电容。你确实需要对桩线采用背钻工艺,让其小于焊盘的直径,以便消耗掉那些边缘电容。这是人们通常不会考虑到的,并且我想知道有多少人能够发现这样的特性描述。这足以引起你的注意。”

Yogen 说道,“一些公司不得不开始使用无连接盘孔,就像我们生产的那样。我们在1995年发明了自己的工艺,已经用了20多年。利用正性光刻胶(正胶),无论焊盘尺寸有多大你都可以加工出来,例如,若孔径为6mil,那将焊盘设为7mil,你就能得到相当可靠的无连接盘孔,现在借助于直接成像技术,你甚至可以得到更为接近的结果。”

这时,Happy Holden引用了他去年写的一篇关于无连接盘孔的文章。

“有四种不同的方法来实现无连接盘孔,其中一种是使用正胶。但还有另外三种方法:直接成像加工法、从日本人那里获得的Hewlett-Packard法(该方法不要求任何图像对准的改变) ,以及俄罗斯加工法。任何人都可以使用Hewlett-Packard法和俄罗斯加工法,它们是免费的,并且不需要对设备或工艺进行更改(只需要修改底图)。我所加工的无连接盘孔数量比世界上其他人所做的总和还要多,而且其他人采用了文中提到的所有四种方法。”

当Steinberger 问及为什么许多公司不采用无连接盘孔时,Holden在回应中提及了IPC技术规范,该技术规范要求了过孔或过孔周围的最小焊盘尺寸。

Holden说道:“无连接盘孔从来没有被IPC所采用,尽管惠普公司有数据表明无连接盘孔具备比有连接盘孔高10倍的可靠性。无连接盘孔及其可靠性在IPC规格的等级1、等级2和3级出现了漏洞。HP进行了广泛的测试:在不同的孔径、不同板厚和不同过孔尺寸下,我们发现我们的日本伙伴显然比我们知道得更多,并且他们较少受到IPC的影响。50年前,你需要用到焊盘,因为当时我们需要把有引线元件压紧到焊盘上而不是整个圆筒内。 由于我们已经这样做了60年, 业界认为我们必须这样一直做下去,即使这对可靠性、电路密度和信号完整性是有害的。Hewlett-Packard(惠普公司)一直在独家使用,自从我们发现其中的奥妙,没有人仔细观察我们的电路板,来了解这些过孔上实际上并没有任何连接盘。过孔上覆盖有阻焊膜,因此你无法真正看到它。”

Yogen 补充道,“我们拥有6层无连接盘孔通过1000次IST循环测试的数据;IST负责人称,这是一个非常好的结果,因为其没有焊盘的固定,也就不会有随后可能出现的开裂。一般情况下,焊盘只会被固定到层压板上,然后在过孔的拐角位置发生开裂。如果你没有使用焊盘,那么就不会有拐角,也就不会有开裂的可能。”

Steinberger说,“我的几个同事正在积极设计一个位宽为28 gigabits (吉比特)的系统,并开始策划56 gigabits 的系统”,希望他们可以考虑采用无连接盘孔。

Holden通过对过往的回忆,对谈话的这个部分进行了总结:“我在Hewlett-Packard(惠普公司)工作的日子里,曾经在150GHz的频率下进行微波测试,并且测试设备的精度需要比被测物高近8~10倍;甚至早在上世纪90年代和本世纪初,我们的测量项目就大大超过了150GHz。因此,为了制作非常灵敏的测试设备,需要进行大量的测试工作,同时你会发现很多假设是不正确的,事实上它们是有害的,并且不受军用标准的控制。”

接下来他们还谈论了设计领域的很多相关问题,与之相关的内容可以访问我们刊登在The PCB Design Magazine的原文。

标签:
#制造工艺与管理  #信号完整性 

  About

IConnect007.com是专注于印制电路板(PCB)、电子制造服务(EMS)和印刷电路板设计行业的实时在线杂志。服务于全球以及中国市场多年,发布了超过100000篇新闻、专业文章,提供行业展会实时在线报道,是电子制造领域的行业资讯领导者