挠性电路设计所面临的挑战与刚性PCB设计面临的挑战有诸多重合之处，但同时也存在很多差异。挠性电路能够弯曲挠折的基本属性就决定了它更像是机械器件而不是电气器件。所以挠性电路有一系列特有的要求。了解这些要求之间的相互作用，有助于PCB设计师在平衡电气功能和机械功能的前提下设计出可靠、性价比高的挠性电路互连方案。
检查设计的应力集中特性。应力集中特性是挠性电路发生机械失效（即导体开裂/破损、绝缘材料撕裂等等）的唯一原因。为了避免出现应力集中点，不应在弯曲区域内或紧邻位置改变电路结构。在弯曲区域内，导体的宽度、厚度或放置方向应该无变化，应该无电镀层或涂层，覆盖层或外部的绝缘材料应该无开口，且弯曲区域内不应该有任何类型的孔。
确定并评估设计的最小弯曲比。弯曲比是评估挠性电路在使用过程中是否会出现问题的最佳指标。弯曲比为弯曲半径——电路厚度（表1）。
导体应尽可能穿过弯曲区域并且使导体垂直于弯曲面（图1）。这样做可以最大程度地减小弯曲时导体承受的应力，从而最大程度地延长电路使用寿命。应该总是用有弧度的曲线而不是以尖锐的角改变导体方向。当无法用有弧度的曲线改变导体方向时，最好采用2 个45 °的角改变导体方向，其次才考虑1个90°的角（图2）。
最好将小导体放置在弯曲区域内侧。小导体（<0.007”）承受挤压的能力要优于承受拉伸的能力。将这类导体放置在弯曲区域的内侧可以减少或避免张力。不要在多层结构上堆叠导体，以免产生工字梁效应。堆叠导体必然会增加电路整体厚度，因此会降低挠性和电路可靠弯曲的能力。
图2：在无法用有弧度的曲线改变导体方向时，采用2个45 °的角改变导体方向要好于使用1个90 °的角
挠性电路导体是采用光蚀刻工艺制成，也就是使用一整张铜片开始生产。通过给理想导电路径添加掩膜，然后再采用化学方法去除不需要的铜，留下理想的电路图形，从而形成导体。蚀刻剂会溶解没有添加掩膜的铜，同时也会蚀刻掉导体边缘，出现“侧蚀”现象。
随着铜箔厚度的增加，侧蚀量也会越来越大。所以挠性电路制造商很难在很厚的铜箔上制作出非常小的导体。蚀刻过程中也会出现差异（主要是蚀刻剂强度会随着溶液中铜的含量而变）。因此，设计师必须要考虑走线宽度（和线距）的加工容差。为了得到最佳蚀刻良率，导体宽度至少应该是厚度的5倍。
建议尽可能将导体宽度设置为最宽。例如，如果设计需要在孤离区域内的焊盘之间挤进宽度为0.005”的导体，那么一旦导体离开孤离区域，宽度应该增加0.010”至0.012”（图3）。这一做法能够提升蚀刻良率，也就意味着电路总成本会降低。
图3：如果必须缩小孤离区域内焊盘之间导体的宽度，应该在导体离开孤离区域后调整到原来的宽度
最好在导体进入焊盘的每个位置都插入填充部分。焊盘填充可以减少或消除潜在的应力集中点。
图4所示是消除挠性电路撕裂的最常见也是最有效的方法。不推荐使用铜撕裂制止块，因为此类装置已被证实在防止撕裂出现或防止裂痕延展方面收效甚微。
通孔可以在导通孔位置处连接所有的层。盲孔可以将外层和相邻层连接在一起，但不会贯穿整个电路。埋孔会连接内层，但不会延伸到外层。盲孔和埋孔会增加电路成本，但也会增加未钻孔层上的PCB可用面积。
SMT余隙开口最常见的两种覆盖层材料是聚酰亚胺薄膜和挠性阻焊膜。在这两种材料上创建余隙开口的方法可谓是截然不同，因此设计要求也相差甚远。可通过钻孔、铣削或冲孔的方式来形成聚酰亚胺薄膜上的余隙开口，圆形钻头或工具的形状限制了余隙开口的形状和尺寸。因此，聚酰亚胺薄膜上的SMT余隙开口不是圆形就是椭圆形。而多个SMT焊盘的一组余隙开口也是挠性电路设计中的常见方法。
像常规PCB阻焊膜的挠性阻焊膜就是通过感光成像形成，所以可能会得到任何形状的开口。阻焊膜余隙开口应该比SMT焊盘略大，确保如印刷过程中出现对准偏差，阻焊膜不会附在焊盘上。
电子设备运行速度在不断提高，导致电子组件所有部件（包括系统中的任何挠性PCB或刚性PCB）的特性阻抗要具备相匹配的阻抗。阻抗不匹配会导致每个失配点上出现信号反射和信号衰退，从而产生错误信号，并最终导致设备无法正常运行。
在投入生产之前，可用阻抗计算器来确定挠性电路的特性阻抗（图5）。挠性电路制造商可以帮你完成计算，或者也可以购买或下载阻抗计算器。有些因素会影响到挠性PCB的特性阻抗，其中的主要因素包括：用于构建电路的绝缘材料的介电常数 、传载信号的走线宽度、信号走线与参考平面层之间的距离 、传载信号的走线厚度、差分阻抗应用中信号走线之间的距离。
最常见的阻抗要求是50欧姆至75欧姆（单端）或100欧姆至110欧姆的差分信号。若想在挠性电路中达到这个阻抗值，需要使用比平时更厚的绝缘材料，导致电路整体变得更厚、更硬（图6）。
图6：对阻抗要求较高的双层结构图受控阻抗部分的厚度增加所以挠性
参考平面层和外部屏蔽层在阻抗控制和信号完整性方面发挥着重要作用。制造商可以用以下材料添加平面层：额外的蚀刻铜层 、丝印导电环氧树脂或导电油墨 、层压导电薄膜。
对于需要通过镀覆孔完成连接的内部平面，需要用铜平面层作为标准平面层。铜平面层可以使挠性电路更好地保持预成型时的形态，而丝印导电环氧树脂或导电油墨以及层压导电薄膜可以使挠性电路的挠性增强。
有一种明智的做法是用机械增强板硬化挠性电路上的SMT部分、连接器和其他终端区域。挠性电路制造商可以添加由环氧玻璃层压板（FR-4）或聚酰亚胺薄膜制成的任意厚度增强板。在SMT应用中，应该在SMT元器件相反的一侧添加增强板。在通孔连接器和其他通孔应用中，应该在连接器或通孔元器件同一侧添加增强板。在连接器区域内添加增强板要求有匹配连接器占用空间的小孔。增强板中的小孔至少要比电路上余隙孔的直径大0.015”。
在每一个被大量铜包围的焊盘上都应该使用热隔离盘。大面积的铜会使热量从非热隔离盘上散发出去，导致很难完成焊接。
鉴于刚挠结合电路是一种结合了刚性PCB和挠性PCB的混合电路，所以针对这类结构有特殊的指南（图7）。
在刚挠性电路上，要确保所有镀覆孔都在刚性区域（挠性区域不能出现镀覆孔）；
明确使用的非粘性挠性材料，以及刚挠结合上设计使用“回切式”覆盖结构还是“比基尼式”覆盖结构。丙烯酸粘合剂是刚挠结合电路上镀覆孔的唯一致命弱点。避免在镀覆孔区域内使用丙烯酸粘合剂能够大幅增加镀覆孔的可靠性；
由挠性电路连接的刚性区域应至少相距0.375”，最好能够距离0.5”或以上；
采用“未粘合”的结构来增加挠性。在阻抗受控电路上使用未粘合结构时，一定要确保信号层和参考平面层是已经相互粘合的。电路弯曲时，未粘合的区域会出现弯曲，这时若信号层和参考层未粘合到一起，就会出现阻抗不匹配；在指定了元器件安装使用的载板或“托盘”后，联系制造商以确保载板能够有效契合他们的加工拼板，否则会导致成本急剧增加。
所有设计师都在寻找合适的方法，在不影响性能表现的前提下降低成本。IPC研究显示，PCB设计师做出的决定会对75%的电路成本产生影响。挠性电路设计师应该清楚哪些功能可以增值，哪些功能只会增加成本，这一点至关重要。设计师绝不应该牺牲可靠性来节省成本，同时，很多指定使用的挠性电路又很没有必要，只会增加成本却不会增加额外价值。以下特征是导致电路成本上升的主要驱动因素。
电路板层数：层数的增加也会导致成本不断上升。层数增加，意味着需要使用更多材料和加工时间。加工层数较多的挠性或刚挠结合电路可能会遇到非常大的技术挑战，从而导致良率下降
电路尺寸和形状：大多数挠性电路都制成了拼板形式。电路在拼板上占的面积越大，成本就越高。有一些实例表明，即使是对电路外形稍作更改也能大幅节省成本。挠性电路形状的细微改变也可以让拼板上的挠性电路嵌套更合理，这样就可能使每块拼板上多增加两个电路
电路类型（即第3类与第4类的对比）：刚挠结合电路通常要比带有增强板的多层挠性电路更贵。检查你的设计，确定应用是否需要用到刚挠结合电路结构，还是使用带有增强板的多层电路就已经足够。 如果需要，可以打电话咨询挠性电路制造商
电路等级（即3级和2级的对比）：3级电路需要进行额外的测试、检验和特定的结构要求，所以成本也会更高。审查应用的要求，确定你要使用哪种等级的挠性电路
图纸中使用的尺寸过大或过于严苛：谨记，你要购买的是挠性电路，不是机器加工部件。用于制造挠性电路的材料要比刚性PCB材料的容差更宽松，这一点也是允许的。添加到图纸上的每个尺寸都需要经过验证，所以你要问自己：“这个尺寸会带来额外价值还是只会徒增成本？”挠性电路图纸上所有非关键尺寸都应该指定为参考
镀覆孔区域内不同的层数：所有存在镀覆孔的区域都应该具有相同的层数和结构
多种表面涂层：虽然可以使用多种不同的表面涂层，但通常这种做法需要一系列手动添加掩膜的操作，因此也会增加成本
小特征：因为挠性电路材料本身的尺寸不稳定性，小电路特征（即导通孔焊盘）可能会引起加工困难并降低良率。由实例证明，添加有较大特征的板层要比使用较小特征的设计更节省成本。因此，建议在设计阶段尽早联系挠性电路供应商，听取他们的建议
作者： Flexible Circuit Technologies
更多内容，可点击在线阅读。
标签:
#设计工具
#挠性电路
